PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-155485

(43) Date of publication of application: 08.06.2001

(51)Int.CI.

G11C 11/409 G11C 11/407

(21)Application number: 11-338294

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

29.11.1999

(72)Inventor: HAMAIDE HIROSHI

HAMAMOTO TAKESHI HARAGUCHI MASARU KONISHI YASUHIRO


(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory which can perform stable

read- out operation.

SOLUTION: In an SDRAM, a selector 24c selects any one pair of global IO line out of four pairs of global IO lines GIOL0, /GIO0-GIOL3, /GIOL3 conforming to column block selecting signal CBS0-CBS3 and word formation selecting signals M×4, M×48, and the pair of global IO line is connected pulsatively to a pair of input/output node N31, N32 of a pre-amplifier 25c for the prescribed time. Therefore, an equalizing time of a pair of global IO line can be made longer, readout operation can be stabilized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-155485 (P2001 - 155485A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

G11C 11/409 11/407 G11C 11/34

5B024 354R

362S

審査請求 未請求 請求項の数15 OL (全 27 頁)

(21)出願番号

特願平11-338294

(22)出願日

平成11年11月29日(1999.11.29)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 浜出 啓

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 濱本 武史

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎


最終頁に続く

、(54)【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 安定した読出動作を行なうことが可能な半導 体記憶装置を提供する。

【解決手段】 SDRAMにおいて、セレクタ24c は、コラムブロック選択信号CBS0~CBS3および 語構成選択信号M×4. M×48に従って4組のグロー バルIO線対GIOLO, /GIOLO~GIOL3, /GIOL3のうちのいずれか1組のグローバルIO線 対を選択し、そのグローバル I O線対をプリアンプ25 cの入出力ノード対N31,N32に所定時間だけパル ス的に接続する。したがって、グローバルIO線対のイ コライズ時間を長くとることができ、読出動作の安定化 を図ることができる。



【特許請求の範囲】

【請求項1】 複数のメモリセルを備えた半導体記憶装置であって、

その一方端に前記複数のメモリセルのうちの選択された メモリセルから読出されたデータに応じた電位差が与え られるデータ伝達線対、

その入出力ノード対に与えられた電位差を増幅するプリアンプ、

前記データ伝達線対の他方端と前記プリアンプの入出力 ノード対との間に接続され、予め定められた時間だけパルス的に導通して前記データ伝達線対間に生じた電位差 を前記プリアンプの入出力ノード対に与えるためのスイッチング素子対、および前記プリアンプの出力信号を外部に伝達するための伝達回路を備える、半導体記憶装置。

【請求項2】 さらに、前記スイッチング素子対がバルス的に導通した後の第1のイコライズ期間に前記データ 伝達線対の電位を予め定められたプリチャージ電位にイコライズする第1のイコライザ、および前記スイッチング素子対がパルス的に導通する前の第2のイコライズ期間に前記プリアンプの入出力ノード対の電位を前記プリチャージ電位にイコライズする第2のイコライザを備える、請求項1に記載の半導体記憶装置。

【請求項3】 それぞれが複数のメモリセルを含む複数のメモリアレイを備えた半導体記憶装置であって、

各メモリアレイに対応して設けられ、その一方端に対応 のメモリアレイに属する複数のメモリセルのうちの選択 されたメモリセルから読出されたデータに応じた電位差 が与えられるデータ伝達線対

その入出力ノード対に与えられた電位差を増幅するプリアンプ、

アドレス信号に従って複数の前記データ伝達線対のうちのいずれかのデータ伝達線対を選択し、そのデータ伝達線対の他方端と前記プリアンプの入出力ノード対とを予め定められた時間だけパルス的に接続してそのデータ伝達線対間に生じた電位差を前記プリアンプの入出力ノード対に与えるためのセレクタ、および前記プリアンプの出力信号を外部に伝達するための伝達回路を備える、半導体記憶装置。

【請求項4】 さらに、前記データ伝達線対の他方端と前記プリアンプの入出力ノード対とがパルス的に接続された後の第1のイコライズ期間に各データ伝達線対間の電位を予め定められたプリチャージ電位にイコライズする第1のイコライザ、および前記データ伝達線対の他方端と前記プリアンプの入出力ノード対とがパルス的に接続される前の第2のイコライズ期間に前記プリアンプの入出力ノード対の電位を前記プリチャージ電位にイコライズする第2のイコライザを備える、請求項3に記載の半導体記憶装置。

【請求項5】 それぞれが複数のメモリセルを含むN組

(ただし、Nは2以上の整数である)のメモリアレイを備え、Nビットのデータ信号を同時に出力する第1の読出モードと、Mビット(ただし、MはNよりも小さな整数である)のデータ信号を同時に出力する第2の読出モードとを有する半導体記憶装置であって、

各メモリアレイに対応して設けられ、その一方端に対応のメモリアレイに属する複数のメモリセルのうちの選択されたメモリセルから読出されたデータに応じた電位差が与えられるデータ伝達線対

それぞれの入出力ノード対に与えられた電位差を増幅するN組のプリアンプ、

前記第1の読出モード時はN組の前記データ伝達線対の他方端と前記N組のプリアンプの入出力ノード対をそれぞれ接続し、前記第2の読出モード時はアドレス信号に従ってN組の前記データ伝達線対のうちのM組のデータ伝達線対を選択し、選択したM組のデータ伝達線対の他方端をそれぞれ予め選択されたM組のプリアンプの入出力ノード対に接続するセレクタ、および各プリアンプに対応して設けられ、対応のプリアンプの出力データ信号を外部に伝達するための伝達回路を備える、半導体記憶装置。

【請求項6】 さらに、各メモリセルが正常か否かをテストするテストモードを有し、

前記セレクタは、前記テストモード時はN組の前記データ伝達線対の他方端と前記N組のプリアンプの入出力ノード対とをそれぞれ接続し、

前記半導体記憶装置は、さらに、前記テストモード時に前記N組のプリアンプの出力データ信号の論理が一致しているか否かを判定し、一致している場合は選択されたN組のメモリセルが正常であることを示す信号を出力し、一致していない場合は選択されたN組のメモリセルのうちの少なくとも1つのメモリセルが不良であることを示す信号を出力する判定回路を備える、請求項5に記載の半導体記憶装置。

【請求項7】 複数のメモリセルを含むメモリアレイと、データ伝達線対とを備えた半導体記憶装置であって、

アドレス信号に従って前記複数のメモリセルのうちのいずれかのメモリセルを選択し、そのメモリセルのデータを読出す読出回路、

前記読出回路によって読出されたデータが第1の論理である場合は前記データ伝達線対に含まれる第1および第2のデータ伝達線の一方端にそれぞれ第1および第2の電位を予め定められた時間だけパルス的に与えて前記第1および第2の電位間の第3および第4の電位にし、そのデータが第2の論理である場合は前記第1および第2のデータ伝達線の一方端にそれぞれ第2および第1の電位を前記予め定められた時間だけパルス的に与えて前記第1および第2のデータ伝達線をそれぞれ前記第4および第3の

電位にする第1の駆動回路、および前記第1および第2 のデータ伝達線の他方端の電位を比較し、比較結果に応 じたレベルのデータ信号を外部に出力する出力回路を備 える、半導体記憶装置。

、【請求項8】 前記第1の駆動回路は、それぞれが電源 電圧によって駆動される直列接続された複数のインバー タを有する遅延回路を含み、

前記予め定められた時間は、前記読出回路の読出動作に 同期した信号が前記遅延回路に入力されてから出力され るまでの時間である、請求項7に記載の半導体記憶装 置。

【請求項9】 さらに、前記第1および第2のデータ伝達線に前記第1および第2の電位が与えられる前のイコライズ期間において前記第1および第2のデータ伝達線の電位を前記第1および第2の電位間の予め定められたプリチャージ電位にイコライズするイコライザを備える、請求項7または請求項8に記載の半導体記憶装置。【請求項10】 前記イコライザは、

ダイオード素子、および前記イコライズ期間において前 記第1および第2のデータ伝達線と前記第2の電位のラ インとの間に前記ダイオード素子を接続する接続回路を 含む、請求項9に記載の半導体記憶装置。

【請求項11】 前記イコライザは複数設けられ、 複数の前記イコライザは、前記第1および第2のデータ 伝達線の延在方向に分散配置されている、請求項9また は請求項10に記載の半導体記憶装置。

【請求項12】 さらに、前記イコライズ期間において前記第1および第2のデータ伝達線間を接続するサブイコライザを備える、請求項9から請求項11のいずれかに記載の半導体記憶装置。

【請求項13】 前記サブイコライザは複数設けられ、 複数の前記サブイコライザは、前記第1および第2のデータ伝達線の延在方向に分散配置されている、請求項1 2に記載の半導体記憶装置。

【請求項14】 前記半導体記憶装置は、各メモリセルが正常が否かをテストするテストモードを有し、

さらに、前記テストモード時は前記複数のサブイコライザのすべてを活性化させ、通常動作時は前記複数のサブイコライザのうちの予め選択されたサブイコライザのみを活性化させる制御回路を備える、請求項13に記載の半導体記憶装置。

【請求項15】 前記半導体記憶装置は、各メモリセル が正常が否かをテストするテストモードを有し、

さらに、前記テストモード時に活性化され、前記読出回路によって読出されたデータが第1の論理である場合は前記第1のデータ伝達線を前記第1の電位にし、そのデータが第2の論理である場合は前記第2のデータ伝達線を前記第1の電位にする第2の駆動回路、および前記第1および第2のデータ伝達線の電位に基づいて、選択されたメモリセルが正常か否かを判定する判定回路を備

え、

前記第1の駆動回路および前記出力回路は、前記テスト モード時は非活性化される、請求項7から請求項14の いずれかに記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に 関し、特に、複数のメモリセルとデータ伝達線対とを備 えた半導体記憶装置に関する。

[0002]

【従来の技術】従来より、シンクロナスDRAM(以下、SDRAMと称す)では、×4、×8、×16の3つの語構成からいずれか1つの語構成が選択可能になっている。×4、×8、×16の語構成では、それぞれ4ビット、8ビット、16ビットのデータを同時に入出力することが可能となる。

【0003】また、SDRAMでは、テスト時間の短縮化や同時にテストすることが可能なチップ数を増やすため、いわゆるマルチビットテスト(以下、MBTと称す)が可能となっている。このMBTでは、複数(たとえば4つ)のメモリセルが正常か否かのテストを1つのデータ入出力ピンから行なうことが可能となる。

【0004】図24は、そのようなSDRAMの要部を示すブロック図である。図24において、このSDRAMは、データバスDB0~DB3、DB6、セレクタ151a~151d、ライトデータアンプ(以下、WDアンプと称す)152a~152d、ライトバッファ153a~153dおよびグローバルIO線対GIO0~GIOを備える。

【0005】セレクタ151a~151dは、×4構成における書込動作時はデータバスDB2をWDアンプ152a~152dに接続し、×8構成における書込動作時はデータバスDB0をWDアンプ152a,152bに接続するとともにデータバスDB2をWDアンプ152c,152dに接続し、×16構成における書込動作時はデータバスDB0~DB3をそれぞれWDアンプ152a~152dに接続し、MBT時はデータバスDB2をWDアンプ152b,152dに接続するとともにデータバスDB6をWDアンプ152a,152cに接続する。

【0006】WDアンプ152a~152dは、それぞれ、信号CBS0~CBS3が活性化レベルの「H」レベルになったことに応じて活性化され、外部からデータバスDB0~DB3、DB6を介して与えられたデータを増幅してライトバッファ153a~153dは、それぞれWDアンプ152a~152dから与えられたデータをグローバルIO線対GIO0~GIO3に伝達する。

【0007】×4構成における書込動作時は、信号CBS0~CBS3のうちのいずれか1つの信号(たとえば

CBS0)が活性化レベルの「H」レベルになり、外部からデータバスDB2に与えられたデータがセレクタ151a、WDアンプ152aおよびライトバッファ153aを介してグローバルIO線対GIOOに伝達される。グローバルIO線対GIOOに伝達されたデータは、選択されたメモリセルに書込まれる。

【0008】×8構成における書込動作時は、信号CBS0とCBS1のうちのいずれか1つの信号(たとえばCBS2)が活性化レベルのか1つの信号(たとえばCBS2)が活性化レベルの「H」レベルになり、外部からデータバスDB0に与えられたデータがセレクタ151a、WDアンプ152aおよびライトバッファ153aを介してグローバルIO線対GIO0に伝達されるとともに、外部からデータバスDB2に与えられたデータがセレクタ151c、WDアンプ152cおよびライトバッファ153cを介してグローバルIO線対GIO2に伝達される。グローバルIO線対GIO2に伝達されたデータは、それぞれ選択された2つのメモリセルに書込まれる。

*【0009】×16構成における書込動作時は、信号CBS0~CBS3がともに活性化レベルの「H」レベルになり、外部からデータバスDB0~DB3に与えられたデータがそれぞれセレクタ151a~151d、WDアンプ152a~152dおよびライトバッファ153a~153dを介してグローバルIO線対GIO0~GIO3に伝達される。グローバルIO線対GIO0~GIO3に伝達されたデータは、それぞれ選択された4つのメモリセルに書込まれる。

【0010】MBTにおける書込動作時は、信号CBS $0\sim$ CBS3がともに活性化レベルの「H」レベルになり、外部からデータバスDB2に与えられたデータがセレクタ151b,151d、WDアンプ152b,152dを介してグローバルIO線対GIO1,GIO3に与えられるとともに、外部からデータバスDB6に与えられたデータがセレクタ151a,151c、WDアンプ152a,152cおよびライトバッファ153a \sim 153cを介してグローバルIO線対GIO0,GIO2に与えられる。グローバルIO線対GIO0 \sim GIO3に伝達されたデータは、それぞれ選択された4つのメモリセルに書込まれる。

【0011】また、このSDRAMは、プリアンプ154a~154d、CASレイテンシーシフタ(以下、CLシフタと称す)、セレクタ156a~156d、158a~158dおよびリードデータバッファ(以下、RDバッファと称す)を備える。

【0012】プリアンプ $154a\sim154d$ は、それぞれ信号PAE $0\sim$ PAE3が活性化レベルの「H」レベルになったことに応じて活性化され、グローバルIO線対 $GIOO\sim$ GIO3に読出されたデータ信号を増幅す

る。CLシフタ155a \sim 155dは、それぞれプリアンプ154a \sim 154dの出力信号を1クロック周期分だけ遅延させる。

【0013】セレクタ156a~156dは、×4構成 における読出動作時は、プリアンプ154a~154d のうちの信号PAEO~PAE3によって選択されたプ リアンプ (たとえば154a) からCLシフタ155a を介して与えられたデータをRDバッファ156 c に与 える。また、セレクタ156a~156dは、×8構成 における読出動作時は、プリアンプ154a, 154b のうちの信号PAEO, PAE1によって選択されたプ リアンプ (たとえば154a) からCLシフタ155a を介して与えられたデータをRDバッファ157aに与 えるとともに、プリアンプ154c, 154dのうちの 信号PAE2、PAE3によって選択されたプリアンプ (たとえば154c)からCLシフタ155cを介して 与えられたデータをRDバッファ157cに与える。ま た、セレクタ156a~156dは、×16構成および MBTにおける読出動作時は、それぞれ、プリアンプ1 54a~154dからCLシフタ155a~155dを 介して与えられたデータをRDバッファ157a~15 7dに与える。

【0014】セレクタ $158a\sim158$ dは、それぞれ、通常の読出動作時はRDバッファ $157a\sim157$ dとデータバスDB $0\sim$ DB3を結合させ、MBTにおける読出動作時はRDバッファ $157a\sim157$ dとデータバスDB6, DB2、DB6, DB2を結合させる。

【0015】RDバッファ157 $a\sim157$ dは、それぞれ、セレクタ156 $a\sim156$ dから与えられたデータに従って、通常の読出動作時はデータバスDB0 \sim DB3を駆動させ、MBTにおける読出動作時はデータバスDB6、DB2、DB6、DB2を駆動させる。

【 0 0 1 6 】×4構成における読出動作時は、信号PAE 0~PAE 3のうちのいずれか1つの信号(たとえば信号PAE 0)が活性化レベルの「H」レベルになり、グローバルIO線対(この場合はGIO0)に読出されたデータがプリアンプ154a、CLシフタ155a、セレクタ156c、RDバッファ157cおよびセレクタ158cを介してデータバスDB2に伝達される。データバスDB2に伝達されたデータは外部に出力される。

【0017】×8構成における読出動作時は、信号PAEO, PAE1のうちのいずれか1つの信号(たとえばPAEO)が活性化レベルの「H」レベルになり、グローバルIO線対(この場合はGIOO)に読出されたデータがプリアンプ154a、CLシフタ155a、セレクタ156a、RDバッファ157aおよびセレクタ158aを介してデータバスDBOに伝達されるとともに、信号PAE2、PAE3のうちのいずれか1つの信

号(たとえばPAE2)が活性化レベルの「H」レベルになり、グローバルIO線対(この場合はGIO2)に読出されたデータがプリアンプ154c、CLシフタ155c、セレクタ156c、RDバッファ157cおよびセレクタ158cを介してデータバスDB2に伝達される。データバスDB0, DB2に伝達されたデータは外部に出力される。

【0018】×16構成における読出動作時は、信号PAE0~PAE3がともに活性化レベルの「H」レベルになり、グローバルIO線対GIO0~GIO3に読出されたデータがそれぞれプリアンプ154a~154 d、CLシフタ155a~155d、セレクタ156a~156d、Rdバッファ157a~157dおよびセレクタ158a~158dを介してデータバスDBO~DB3に伝達されたデータは外部に出力される。

【0019】MBTにおける読出動作時は、信号PAE 0~PAE3がともに活性化レベルの「H」レベルになり、グローバルIO線対GIOO~GIO3に読出されたデータがそれぞれプリアンプ154a~154d、CLシフタ155a~155d、セレクタ156a~156d、RDバッファ157a~157dおよびセレクタ158a~158dを介してデータバスDB6, DB2, DB6, DB2に伝達される。データバスDB6に読出された2ビットのデータが一致した場合は、2つのメモリセルが正常と判定され、一致しない場合は不良と判定される。データバスDB2に読出された2ビットのデータが一致した場合は、2つのメモリセルは正常と判定され、一致しない場合は不良と判定され、一致しない場合は不良と判定され、一致しない場合は不良と判定される。

【0020】以下、図24に示したブロックのうちデータの読出に関連する部分についてより詳細に説明する。【0021】プリアンプ154cは、図25に示すように、PチャネルMOSトランジスタ161~165およびNチャネルMOSトランジスタ166~168を含む。プリアンプ154cの入出力ノードN161, N162は、それぞれグローバルIO線GIOL2、/GIOL2に接続される。PチャネルMOSトランジスタ161, 162は、ノードN161とN162の間に直列接続され、各々のゲートがともに信号ZPAEQを受ける。PチャネルMOSトランジスタ161, 162はイコライザを構成する。信号ZPAEQが活性化レベルの「L」レベルになると、PチャネルMOSトランジスタ161, 162が導通してノードN161, N162が「H」レベルにイコライズされる。

【0022】PチャネルMOSトランジスタ163は電源電位VCCのラインとノードN163の間に接続され、PチャネルMOSトランジスタ164,165がそれぞれノードN163とノードN161,N162との間に接続される。NチャネルMOSトランジスタ166,167はそれぞれノードN161,N162とノー

ドN168との間に接続され、PチャネルMOSトランジスタ168はノードN168と接地電位VSSのラインとの間に接続される。MOSトランジスタ163、168のゲートはそれぞれ信号ZPAE2、PAE2をける。MOSトランジスタ164、166のゲートはともにノードN162に接続され、MOSトランジスタ165、167のゲートはともにノードN161に接続される。MOSトランジスタ163~168は、差動増幅器を構成する。この差動増幅器は、信号ZPAE2、PAE2がそれぞれ「L」レベルおよび「H」レベルになったことに応じて活性化され、ノードN161、N162に現れる信号が、プリアンプ154cの出力信号PDCL、/PDCLとなる。

【0023】読出動作時は、まず信号ZPAEQが非活性化レベルの「H」レベルに立上げられてPチャネルMOSトランジスタ161,162が非導通になりのノードN161,162のイコライズが停止される。次いで、選択されたメモリセルからデータが読出され、そのデータに応じてグローバルIO線対GIO12,/GIOL2間に微少電位差が生じる。次いで信号PAE,ZPAEがそれぞれ「H」レベルおよび「L」レベルになってMOSトランジスタ163~168からなる差動増幅器が活性化され、グローバルIO線GIOL2,/GIOL2のうちの電位の高い方が「H」レベル(電源電位VCC)にされ、電位の低い方が「L」レベル(接地電位VSS)にされる。

【0024】他のプリアンプ154a, 154b, 154dbプリアンプ154cと同じ構成である。ただし、プリアンプ154a, 154b, 154dには、信号PAE2, ZPAE2の代わりに信号PAE0, ZPAE3が与えらる

【0025】なお、プリアンプ活性化信号PAEO〜PAE3は、図26に示すように、プリアンプ活性化マスタ信号PACMとコラムブロックデコード信号CBS0〜CBS3に基づいて生成される。

【0026】CLシフタ155cは、図25に示すように、マスタラッチ回路169およびスレーブラッチ回路170を含む。ラッチ回路169,170は、プリアンプ154cの出力信号PDCL、/PDCLを反転させるとともに1クロック周期分だけ遅延させて出力する。スレーブラッチ回路170の出力信号PD2、ZPD2はセレクタ156cに与えられる。他のCLシフタ155a,155b,155dもCLシフタ155cと同じ構成である。

【0027】セレクタ156cは、図27に示すように、PチャネルMOS175, 176およびNチャネル MOSトランジスタ181~188, 191~198を 含む。PチャネルMOSトランジスタ175,176は、電源電位VCCのラインと出力ノードN175,N176との間に接続され、各々のゲートがともに信号RDRVMを受ける。NチャネルMOSトランジスタ181と182,183と184,185と186,187と188は、それぞれノードN175と接地電位VSSのラインとの間に直列接続される。NチャネルMOSトランジスタ191と192,193と194,195と196,197と198は、それぞれノードN176と接地電位VSSのラインとの間に直列接続される。

【0028】NチャネルMOSトランジスタ181,183,185,187のゲートはそれぞれ信号PD0~PD3を受け、NチャネルMOSトランジスタ191,193,195,197のゲートはそれぞれ信号ZPD0~ZPD3を受ける。NチャネルMOSトランジスタ182,184,192,194のゲートは、ともに信号RDRV4を受ける。NチャネルMOSトランジスタ186,196のゲートは、ともに信号RDRV4816を受ける。NチャネルMOSトランジスタ186,196のゲートは、ともに信号RDRV48を受ける。ハチャネルMOSトランジスタ188,198のゲートは、ともに信号RDRV48を受ける。ノードN175,N176に現れる信号がそれぞれ信号ZDRV,ZZDRVとなる。

【0029】信号RDRV4は、 \times 4構成における読出 動作時に活性化レベルの「H」レベルになる。信号RD RV48は、 \times 4, \times 8構成における読出動作時に活性 化レベルの「H」レベルになる。信号RDRV4816 は、 \times 4, \times 8, \times 16構成およびMBTにおける読出 動作時に活性化レベルの「H」レベルになる。

【0030】×4構成における読出動作時は、まず信号 RDRVMが所定時間だけ「H」レベルになってPチャネルMOSトランジスタ175,176が所定時間だけ 導通し、ノードN175,176が「H」レベルにプリチャージされる。次いで、信号RDRV4,RDRV48,RDRV4816が活性化レベルの「H」レベルになってNチャネルMOSトランジスタ182,184,186,188,192,194,196,198が導通するとともに、信号PD0~PD3,ZPD0~ZPD3のうちのいずれかの信号(たとえばPD3)が「H」レベルになってNチャネルMOSトランジスタ(この場合は187)が導通し、ノードN175が「L」レベルになる。

【0031】×8構成における読出動作時は、ノードN 175,176が「H」レベルにプリチャージされた 後、信号RDRV48,RDRV4816が活性化レベルの「H」レベルになってNチャネルMOSトランジスタ186,188,196,198が導通するとともに、信号PD2,PD3,ZPD2,ZPD3のうちのいずれかの信号(たとえばPD2)が「H」レベルになってNチャネルMOSトランジスタ(この場合は185)が導通し、ノードN175が「L」レベルになる。

【0032】×16構成およびMBTにおける読出動作時は、ノードN175,176が「H」レベルにプリチャージされた後、信号RDRV4816が活性化レベルの「H」レベルになってNチャネルMOSトランジスタ186,196が導通するとともに、信号PD2,ZPD2のうちのいずれかの信号(たとえばPD2)が「H」レベルになってNチャネルMOSトランジスタ(この場合は185)が導通し、ノードN175が「L」レベルになる。

【0033】なお、信号RDRV4、RDRV48、RDRV4816は、図28に示すように、NANDゲート201~203およびインバータ204~206により信号RDRVMと語構成選択信号M×4、M×48、M×4816に基づいて生成される。すなわち、NANDゲート201は、信号RDRVM、M×4を受け、その出力信号がインバータ204で反転されて信号RDRVM、M×48を受け、その出力信号はインバータ205で反転されて信号RDRV48となる。NANDゲート203は、信号RDRVM、M×4816を受け、その出力信号はインバータ205で反転されて信号RDRVM、M×4816を受け、その出力信号はインバータ206で反転されて信号RDRV4816となる。信号M×4は、×4構成の場合に「H」レベルとなる。信号M×48は、×4、×8構成

の場合に「H」レベルとなる。信号M×4816は、×4,×8,×16構成の場合に「H」レベルとなる。【0034】他のセレクタ156a、156b、156dもセレクタ156cと同じ構成である。ただし、セレクタ156aでは、信号RDRV4の代わりに信号RDRV816がNチャネルMOSトランジスタ182、192のゲートに入力され、信号RDRV4の代わりに信号RDRV8がNチャネルMOSトランジスタ184、194のゲートに入力され、NチャネルMOSトランジスタ186、188、196、198のゲートは接地される。信号RDRV816は×8,×16構成およびMBTにおける読出動作時に活性化レベルの「H」レベルになり、信号RDRV8は×8構成およびMBTにおける読出動作時に活性化レベルの「H」レベルになり、信号RDRV8は×8構成およびMBTにおける読出動作時に活性化レベルの「H」レベルになり、信号RDRV8は×8構成およびMBTにおける読出動作時に活性化レベルの「H」レベルになる。

【0035】セレクタ156bでは、信号RDRV4の代わりに信号RDRV16がNチャネルMOSトランジスタ184,194のゲートに入力され、NチャネルMOSトランジスタ182,186,188,192,196,198のゲートが接地される。信号RDRV16は、×16構成およびMBTにおける読出動作時に活性化レベルの「H」レベルになる。セレクタ156dでは、信号RDRV48の代わりに信号RDRV16がNチャネルMOSトランジスタ188,198のゲートに入力されNチャネルMOSトランジスタ182,184,186,192,194,196のゲートは接地される。

【0036】RDバッファ157cは、図29に示すよ

うに、インバータ211~214、NORゲート215、216、PチャネルMOSトランジスタ217、218およびNチャネルMOSトランジスタ219、220を含む。RDバッファ157cは、セレクタ158cによってデータバスDB2に接続されているものとする。

.【0037】PチャネルMOSトランジスタ217,2 18は、それぞれ電源電位VCCのラインとデータバス 線DBL2、/DBL2との間に接続され、各々のゲー トはそれぞれセレクタ156cから信号ZDRV, ZZ DRVを受ける。NチャネルMOSトランジスタ21 9,220は、それぞれ接地電位VSSのラインとデー タバス線DBL2, /DBL2との間に接続される。N ORゲート215は、信号TE, ZZDRVを受け、そ の出力信号 φ215はNチャネルMOSトランジスタ2 19のゲートに入力される。NORゲート216は、信 号TE, ZDRVを受け、その出力信号 φ216 はNチ ャネルMOSトランジスタ220のゲートに入力され る。インバータ211,212は、ラッチ回路を構成 し、信号ZDRVのレベルをラッチする。インバータ2 13,214は、ラッチ回路を構成し、信号ZZDRV のレベルをラッチする。他のRDバッファ157a, 1 57b, 157dもRDバッファ157cと同じ構成で ある。

【0038】図30は、データバスDB2に設けられたイコライザ221を示す回路図である。図30において、このイコライザ221は、NチャネルMOSトランジスタ222~224を含む。NチャネルMOSトランジスタ222、223はそれぞれデータバス線DBL2と接地電位VSSのラインとの間に接続され、NチャネルMOSトランジスタ224はデータバス線DBL2と/DBL2との間に接続される。NチャネルMOSトランジスタ22~224のゲートは信号DBEQを受ける。信号DBEQが活性化レベルの「H」レベルになると、NチャネルMOSトランジスタ22~224が導通してデータバス線DBL2、/DBL2は「L」レベル(接地電位VSS)にイコライズされる。イコライザ221は、データバスDBO~DB3、DB6の各々に設けられている。

【0039】図31は、図29に示したRDバッファ157cおよび図30に示したイコライザ221の通常の 読出動作を示すタイムチャートである。図31において、通常の読出動作時は信号TEは「L」レベルに固定される。したがって、NORゲート215,216は、それぞれ信号ZZDRV、ZDRVに対してインバータとして動作する。初期状態においては、信号ZDRV、ZZDRVは「H」レベルになっており、MOSトランジスタ217~220はともに非導通になっている。また、イコライズが終了してNチャネルMOSトランジスタ22~224は非導通になっており、データバス線

DBL2、/DBL2はともに「L」レベルになり、かつハイインピーダンス状態になっている。

【0040】ある時刻においてメモリセルのデータが読出され、たとえば信号ZDRVが「L」レベルになると、MOSトランジスタ217,220が導通してデータバス線DBL2,/DBL2はそれぞれ「H」レベルおよび「L」レベルになる。データバス線DBL2と/DBL2の電位が比較され、比較結果に応じたレベルの信号が読出データとして外部に出力される。

【0041】図32は、図29に示したRDバッファ1 57cおよび図30に示したイコライザ221のMBT 時の読出動作を示すタイムチャートである。MBT時 は、RDバッファ157cはセレクタ158によってデ ータバスDB6と接続される。図32において、MBT 時は信号TEは「H」レベルに固定される。したがっ て、NORゲート215,216の出力信号φ215, φ216は「L」レベルになり、NチャネルMOSトラ ンジスタ219,220は非導通状態に固定される。初 期状態においては、信号ZDRV,Z2DRVが「HL レベルになっており、PチャネルMOSトランジスタ2 17,218は非導通になっている。また、イコライズ が終了してNチャネルMOSトランジスタ222~22 4は非導通になっており、データバス線DBL6,/D BL6はともに「L」レベルになり、かつハイインピー ダンス状態になっている。

【0042】ある時刻においてメモリセルのデータが読出され、たとえば信号ZDRVが「L」レベルになると、MOSトランジスタ217~220のうちのMOSトランジスタ217のみが導通してデータバス線DBL6が「L」レベルになる。データバス線/DBL6は、「L」レベルでかつハイインピーダンス状態のまま変化しない。このとき、RDバッファ159aによってもデータバスDB6が駆動される。MBTにおける書込動作時は、データバスDB6からセレクタ151a,151b、WDアンプ152a,152c、ライトバッファ153a,153cおよびグローバルIO線対GIO0,GIO2を介して2つのメモリセルに同一データを書込んでいる。

【0043】したがって、MBTにおける読出動作時は、2つのメモリセルが正常であればグローバルIO線対GIO0、GIO2に同一のデータが読出され、データバス線DBL6、/DBL6のうちの一方のデータバス線(たとえばDBL6)のみが「H」レベルにされる。しかし、2つのメモリセルの一方が不良であれば、グローバルIO線対GIO0、GIO2に互いに異なるデータが読出され、データバス線DBL6、/DBL6の両方が「H」レベルにされる。したがって、データバス線DBL6と/DBL6のレベルを比較することにより、2つのメモリセルが正常か否かを判定でき、判定結果に応じたレベルの信号が外部に出力される。

[0044]

【発明が解決しようとする課題】従来のSDRAMは以上のように構成されていたので、以下のような問題があった。すなわち、グローバルIO線対GIOO〜GIO3とプリアンプ154a〜154dの入出力ノードN161、N162が直接接続されていたので、高速動作をさせようとするとグローバルIO線対GIOO〜GIO3のイコライズが不十分となり、読出動作が不安定になるという問題があった。

【0045】また、CLシフタ155a~155dとR Dバッファ157a~157dの間にセレクタ156a ~156dが設けられていたので、レイアウトが複雑になり、レイアウト面積が大きいという問題があった。

【0046】また、データバス線DBL、/DBLの各々を電源電位VCCまたは接地電位VSSに駆動させていたので、消費電流が大きいという問題があった。

【0047】それゆえに、この発明の主たる目的は、安定した読出動作が可能で、レイアウト面積が小さく、消費電流が小さな半導体記憶装置を提供することである。

. [0048]

【課題を解決するための手段】請求項1に係る発明は、 複数のメモリセルを備えた半導体記憶装置であって、そ の一方端に複数のメモリセルのうちの選択されたメモリ セルから読出されたデータに応じた電位差が与えられる データ伝達線対と、その入出力ノード対に与えられた電 位差を増幅するプリアンプと、データ伝達線対の他方端 とプリアンプの入出力ノード対との間に接続され、予め 定められた時間だけパルス的に導通してデータ伝達線対 間に生じた電位差をプリアンプの入出力ノード対に与え るためのスイッチング素子対と、プリアンプの出力信号 を外部に伝達するための伝達回路を備えたものである。 【0049】請求項2に係る発明では、請求項1に係る 発明に、さらに、スイッチング素子対がパルス的に導通 した後の第1のイコライズ期間にデータ伝達線対の電位 を予め定められたプリチャージ電位にイコライズする第 1のイコライザと、スイッチング素子対がパルス的に導 通する前の第2のイコライズ期間にプリアンプの入出力 ノード対の電位をプリチャージ電位にイコライズする第 2のイコライザが設けられる。

、【0050】請求項3に係る発明は、それぞれが複数のメモリセルを含む複数のメモリアレイを備えた半導体記憶装置であって、各メモリアレイに対応して設けられ、その一方端に対応のメモリアレイに属する複数のメモリセルのうちの選択されたメモリセルから読出されたデータに応じた電位差が与えられるデータ伝達線対と、その入出力ノード対に与えられた電位差を増幅するプリアンプと、アドレス信号に従って複数のデータ伝達線対のうちのいずれかのデータ伝達線対を選択し、そのデータ伝達線対の他方端とプリアンプの入出力ノード対とを予め定められた時間だけパルス的に接続してそのデータ伝達

線対間に生じた電位差をプリアンプの入出力ノード対に 与えるためのセレクタと、プリアンプの出力信号を外部 に伝達するための伝達回路とを備えたものである。

【0051】請求項4に係る発明では、請求項3に係る発明に、さらに、データ伝達線対の他方端とプリアンプの入出力ノード対とがパルス的に接続された後の第1のイコライズ期間に各データ伝達線対間の電位を予め定められたプリチャージ電位にイコライズする第1のイコライザと、データ伝達線対の他方端とプリアンプの入出力ノード対とがパルス的に接続される前の第2のイコライズ期間にプリアンプの入出力ノード対の電位をプリチャージ電位にイコライズする第2のイコライザとが設けられる。

【0052】請求項5に係る発明は、それぞれが複数の メモリセルを含むN組(ただし、Nは2以上の整数であ る)のメモリアレイを備え、Nビットのデータ信号を同 時に出力する第1の読出モードと、Mビット(ただし、 MはNよりも小さな整数である)のデータ信号を同時に 出力する第2の読出モードとを有する半導体記憶装置で あって、各メモリアレイに対応して設けられ、その一方 端に対応のメモリアレイに属する複数のメモリセルのう ちの選択されたメモリセルから読出されたデータに応じ た電位差が与えられるデータ伝達線対と、それぞれの入 出力ノード対に与えられた電位差を増幅するN組のプリ アンプと、第1の読出モード時はN組のデータ伝達線対 の他方端とN組のプリアンプの入出力ノード対をそれぞ れ接続し、第2の読出モード時はアドレス信号に従って N組のデータ伝達線対のうちのM組のデータ伝達線対を 選択し、選択したM組のデータ伝達線対の他方端をそれ ぞれ予め選択されたM組のプリアンプの入出力ノード対 に接続するセレクタと、各プリアンプに対応して設けら れ、対応のプリアンプの出力データ信号を外部に伝達す るための伝達回路とを備えたものである。

【0053】請求項6に係る発明では、請求項5に係る発明の半導体記憶装置は、さらに、各メモリセルが正常か否かをテストするテストモードを有し、セレクタは、テストモード時はN組のデータ伝達線対の他方端とN組のプリアンプの入出力ノード対とをそれぞれ接続し、半導体記憶装置は、さらに、テストモード時にN組のプリアンプの出力データ信号の論理が一致しているか否かを判定し、一致している場合は選択されたN組のメモリセルが正常であることを示す信号を出力し、一致していない場合は選択されたN組のメモリセルのうちの少なくとも1つのメモリセルが不良であることを示す信号を出力する判定回路を備える。

【0054】請求項7に係る発明は、複数のメモリセルを含むメモリアレイと、データ伝達線対とを備えた半導体記憶装置であって、アドレス信号に従って複数のメモリセルのうちのいずれかのメモリセルを選択し、そのメモリセルのデータを読出す読出回路と、読出回路によっ

て読出されたデータが第1の論理である場合はデータ伝達線対に含まれる第1および第2のデータ伝達線の一方端にそれぞれ第1および第2の電位を予め定められた時間だけパルス的に与えて第1および第2のデータ伝達線をそれぞれ第1および第2の電位間の第3および第4の電位にし、そのデータが第2の論理である場合は第1および第2のデータ伝達線の一方端にそれぞれ第2および第1の電位を予め定められた時間だけパルス的に与えて第1および第2のデータ伝達線をそれぞれ第4および第3の電位にする第1の駆動回路と、第1および第2のデータ伝達線の他方端の電位を比較し、比較結果に応じたレベルのデータ信号を外部に出力する出力回路とを備えたものである。

【0055】請求項8に係る発明では、請求項7に係る 発明の第1の駆動回路は、それぞれが電源電圧によって 駆動される直列接続された複数のインバータを有する遅 延回路を含み、予め定められた時間は、読出回路の読出 動作に同期した信号が遅延回路に入力されてから出力さ れるまでの時間である。

【0056】請求項9に係る発明では、請求項7または 8に係る発明に、さらに、第1および第2のデータ伝達 線に第1および第2の電位が与えられる前のイコライズ 期間において第1および第2のデータ伝達線の電位を第 1および第2の電位間の予め定められたプリチャージ電 位にイコライズするイコライザが設けられる。

【0057】請求項10に係る発明では、請求項9に係る発明のイコライザは、ダイオード素子と、イコライズ期間において第1および第2のデータ伝達線と第2の電位のラインとの間にダイオード素子を接続する接続回路を含む。

【0058】請求項11に係る発明では、請求項9または10に係る発明のイコライザは複数設けられ、複数のイコライザは、第1および第2のデータ伝達線の延在方向に分散配置されている。

【0059】請求項12に係る発明では、請求項9から 11のいずれかに係る発明に、さらに、イコライズ期間 において第1および第2のデータ伝達線間を接続するサ ブイコライザが設けられる。

【0060】請求項13に係る発明では、請求項12に 係る発明のサブイコライザは複数設けられ、複数のサブ イコライザは、第1および第2のデータ伝達線の延在方 向に分散配置されている。

【0061】請求項14に係る発明では、請求項13に係る発明の半導体記憶装置は、各メモリセルが正常が否かをテストするテストモードを有し、さらに、テストモード時は複数のサブイコライザのすべてを活性化させ、通常動作時は複数のサブイコライザのうちの予め選択されたサブイコライザのみを活性化させる制御回路を備える。

【0062】請求項15に係る発明では、請求項7から

14のいずれかに係る発明の半導体記憶装置は、各メモリセルが正常が否かをテストするテストモードを有し、さらに、テストモード時に活性化され、読出回路によって読出されたデータが第1の論理である場合は第1のデータ伝達線を第1の電位にし、そのデータが第2の論理である場合は第2のデータ伝達線を第1の電位にする第2の駆動回路と、第1および第2のデータ伝達線の電位に基づいて、選択されたメモリセルが正常か否かを判定する判定回路とを備える。ここで、第1の駆動回路および出力回路は、テストモード時は非活性化される。

[0063]

【発明の実施の形態】図1は、この発明の一実施の形態によるSDRAMの概略構成を示すブロック図である。図1において、このSDRAMは、クロックバッファ1、制御信号バッファ2、アドレスバッファ3、モードレジスタ4、制御回路5、4つのメモリアレイ6a~6d(バンク‡0~‡3)、4つの読出/書込回路7a~7d、おIOバッファ8を備える。

【0064】クロックバッファ1は、外部制御信号CKEによって活性化され、外部クロック信号CLKを制御信号バッファ2、アドレスバッファ3および制御回路5に伝達させる。制御信号バッファ2は、クロックバッファ1からの外部クロック信号CLKに同期して、外部制御信号/CS、/RAS、/CAS、/WE、DQMをラッチし、制御回路5に与える。アドレスバッファ3は、クロックバッファ1からの外部クロック信号CLKに同期して、外部アドレス信号AO~A12およびバンク選択信号BAO、BA1をラッチし、制御回路5に与える。

【0065】モードレジスタ4は、外部アドレス信号A0~A12によって指示されたモードを記憶し、そのモードに応じた内部コマンド信号を出力する。メモリアレイ6a~6dの各々は、行列状に配列され、それぞれが1ビットのデータを記憶する複数のメモリセルを含む。複数のメモリセルは、予めn個(但し、nは4,8および16から予め選択された数である)ずつグループ化されている。

【0066】制御回路5は、クロックバッファ1、制御信号バッファ2、アドレスバッファ3およびモードレジスタ4からの信号に従って種々の内部信号を生成し、SDRAM全体を制御する。制御回路5は、読出動作時および書込動作時は、バンク選択信号BAO、BA1に従って4つのメモリアレイ6a~6dのうちのいずれかのメモリアレイを選択し、アドレス信号AO~A12に従ってそのメモリアレイのうちのn個のメモリセルを選択する。

【006.7】読出/書込回路 $7a\sim7d$ は、読出動作時は制御回路5によって選択されたn個のメモリセルからデータ $21\sim Qn$ を読出し、書込動作時は制御回路5によって選択されたn個のメモリセルにデータ $21\sim Dn$

を書込む。読出/書込回路7a~7dは、データバスDB0~DB15を介してIOバッファ8に結合される。 【0068】IOバッファ8は、読出動作時は読出/書込回路7a~7dからの読出データQ1~Qnを外部に出力し、書込動作時は外部から入力されたデータD1~、Dnを読出/書込回路7a~7dに与える。

【0070】また、メモリマットMM1~MM4のチッ プ中央側にはそれぞれコラムデコーダ12a~12d、 コラムプリデコーダ13a~13dおよびローカルコラ ム回路14a~14dが配置されている。チップ中央部 には、信号AO~A12, BAO, BA1, CLK, C KE, /CS, /RAS, /CAS, /WE, DQM& 入力するための複数のパッド15およびデータ入出力用 ・ の複数のパッド16がチップ長辺方向に配列されてい る。パッド15、16列の両側にはデータバスDB〇~ DB7, DB8~DB15がそれぞれ配置されている。 データバスDB0~DB7とDB8~DB15は、メモ リマットMM1~MM4の各々とデータの授受を行なう ため、各メモリマットMMの中央部で交差されている。 【0071】ここで、メモリマットMM1~MM4は、 それぞれ図1のメモリアレイ6a~6dを含む。ロウデ コーダ11a~11d、コラムデコーダ12a~12d およびコラムプリデコーダ13a~13dは、図1の制 御回路5に含まれる。また、ローカルコラム回路14a ~14 dは、図1の読出/書込回路7a~7 dに含まれ る。

【0072】メモリマットMM1aは、図3に示すように、チップ短辺方向(Y方向)に16のメモリアレイMA1~MA16に分割され、メモリアレイMA1~MA16の各々はチップ長辺方向(X方向)に8つのメモリブロックMKに分割されている。すなわち、メモリマットMM1aは、16行8列のメモリブロックMKに分割されている。コラムデコーダ12aに近い方の8つのメモリアレイMM1~MM8は第1のメモリアレイグループG1を構成し、コラムデコーダ12bから遠い方の8つのメモリアレイMA9~MA16は第2のメモリアレイグループG2を構成する。

【0073】各メモリアレイMAは、図中X方向に延在

する複数のワード線WLと、図中Y方向に延在する複数のビット線対BLPを含む。各ワード線WLの一方端は、ロウデコーダ11aに接続される。16のメモリアレイMA1~MA16に共通に複数の列選択線CSLが設けられ、各列選択線CSLの一方端はコラムデコーダ12aに接続される。

【0074】メモリアレイMA1~MA16の各間およびそれらの両側にX方向に延在するローカルIO線対LIOが配置され、偶数番の列のメモリブロックMKに沿ってY方向に延在するグローバルIO線対GIO0~GIO3がそれぞれ配置される。各ローカルIO線対LIOと4組のグローバルIO線対GIO0~GIO3のうちのいずれか1組のグローバルIO線対GIOとの間にブロック選択スイッチBSが配置される。ローカルIO線対LIOは、隣接する2つのメモリアレイMAによって共有される。2組のグローバルIO線対GIOは、1つのメモリアレイグループG1またはG2により利用される。

【0075】列選択線CSLは、メモリマットMM1aにおいて1本が選択状態とされる。1本の列選択線CSLは、チップ中央部から遠いメモリアレイグループG2において2つのビット線対BLPを選択して対応のローカルIO線対LIOへ接続し、かつチップ中央部に近いメモリアレイグループG1において2つのビット線対BLPを選択して対応のローカルIO線対LIOへ接続する。

【0076】すなわち、1本の列選択線CSLにより4つのビット線対BLPが選択状態とされ、ローカルIO線対LIOを介して4つのグローバルIO線対GIOに接続される。バンク#1すなわちメモリマットMM1が選択された場合は、メモリマットMM1a~MM1dの各々において4組のビット線対BLPが選択されるため、合計16組のビット線対BLPが選択されることになり、全体で合計16ビットのメモリセルに同時にアクセスすることが可能である。

【0077】図4は、図3のZ部の拡大図である。図4において、このSDRAMでは、いわゆる交互配置型シェアードセンスアンプ方式が採用されている。すなわち、メモリブロックMK1とMK2で共用されるローカルIO線対LIO2とセンスアンプ列SAC2がメモリブロックMK1とMK2の間の領域に設けられる。センスアンプ列SAC2のセンスアンプSAは、メモリブロックMK1およびMK2のたとえば偶数番のビット線対BLPに対応して設けられる。

【0078】また、メモリブロックMK2とMK3で共用されるローカルIO線対LIO3とセンスアンプ列SAC3がメモリブロックMK2とMK3の間の領域に設けられる。センスアンプ列SAC3のセンスアンプSAは、メモリブロックMK2およびMK3のたとえば奇数番のビット線対BLPに対応して設けられる。

【0079】たとえばメモリブロックMK2が選択された場合は、図4に示すように、センスアンプ列SAC2およびSAC3の各センスアンプSAはメモリブロックMK2の対応のビット線対BLPと接続される。センスアンプ列SAC2のうちの選択された列に対応するセンスアンプSAはローカルIO線対LIO2に接続され、さらにブロック選択スイッチBSを介してグローバルIO線対GIO2に接続される。また、センスアンプSAはローカルIO線対LIO3に接続され、さらに図示しないブロック選択スイッチBSを介して図示しないグローバルIO線対GIOに接続される。

【0080】図5は、1つのメモリブロックMK2に関連する部分の構成を示す一部省略した回路図である。図5においては、簡単化のため、メモリブロックMK2のうちのローカルIO線対LIO2およびセンスアンプ列SAC2に関連する部分のみが示され、ローカルIO線対LIO3およびセンスアンプ列SAC3に関連する部分は省略される。

【0081】図5を参照して、メモリブロックMK2は、ロウデコーダ11aからの行選択信号が伝達されるワード線WLと、このワード線WLと交差する方向に配置されるビット線対BLPと、ワード線WLとビット線対BLPの交差部に対応して配置されるダイナミック型メモリセルMCを含む。メモリセルMCは、アクセス用のトランジスタと、情報記憶用のキャパシタとを含む。ビット線対BLPは、互いに相補な信号が伝達されるビット線BLおよび/BLを含む。

【0082】図示しないメモリブロックMK1のローカルIO線対LIO2側の端部にアレイ選択ゲートSAG1が配置され、メモリブロックMK2のローカルIO線対LIO2側の端部にアレイ選択ゲートSAG2が配置される。アレイ選択ゲートSAG1は、アレイ選択信号 ゆA1に応答して導通状態となり、アレイ選択ゲートSAG2はアレイ選択信号ゆA2に応答して導通状態となる。メモリブロックMK1およびMK2のビット線対BLPはそれぞれアレイ選択ゲートSAG1およびSAG2を介してセンスアンプ列SAC2のセンスアンプSAに接続される。センスアンプSAはセンスアンプ活性化信号S0Nによって活性化される。

【0083】各センスアンプSAに対し、このセンスアンプSAに接続されたビット線BL、/BLにプリチャージ電位VCC/2を与えるためのビット線イコライザEQB2が設けられる。ビット線イコライザEQB2は、データ読出動作時においてセンスアンプSAが活性化されるまでの期間に、ビット線イコライズ信号BLEQによって活性化される。

【0084】また、各センスアンプSAに対してこのセンスアンプSAにより検知増幅されたデータをローカルIO線対LIO2へ伝達するための列選択ゲートCSG

2が設けられる。ローカルI〇線対LIO2には、ローカルI〇線イコライズ信号LIOEQによって活性化され、ローカルI〇線対LIOにプリチャージ電位VCCを与えるためのローカルI〇線対LIO2とグローバルIO線対GIOとの間に、ブロック選択信号 中島に応答して 導通するブロック選択スイッチBSが設けられる。グローバルIO線対GIOには、グローバルIO線イコライズ信号GIOEQによって活性化され、グローバルIO線対GIOにプリチャージ電位VCCを与えるためのグローバルIO線イコライザEQG2が設けられる。

【0085】次に、動作について簡単に説明する。まずイコライズ信号BLEQ、LIOEQ、GIOEQが「L」レベルになってビット線対BLP、ローカルIO線対LIOおよびグローバルIO線対GIOのイコライズは停止され、ロウデコーダ11aによって1本のワード線WLが選択される。選択されたワード線WLがメモリブロックMK2に含まれている場合、アレイ選択信号 φA2が活性化レベルとなり、メモリブロックMK2に含まれるビット線対BLPがセンスアンプ列SAC2のセンスアンプSAに接続される。メモリブロックMK1に対して設けられたアレイ選択ゲートSAG1は非導通状態となる。メモリブロックMK1はプリチャージ状態を維持する。

【0086】メモリブロックMK2においては、各ビット線対BLPにおいてメモリセルデータが現れた後、センスアンプSAが活性化され、このメモリセルデータを検知増幅する。

【0087】続いて、列選択線CSLが活性化レベルの「H」レベルに立上げられると、一組の列選択ゲートCSG2が導通し、センスアンプSAで検知増幅されたデータがローカルIO線対LIO2へ伝達される。

【0088】続いて、ブロック選択信号のBが活性化レベルの「H」レベルとなり、ローカルIO線対LIO2がグローバルIO線対GIO2に接続される。データ読出動作時においては、このグローバルIO線対GIO2のデータがローカルコラム回路14a、データバスDBおよび入出力パッド16を介して外部に出力される。データ書込動作時においては、外部から入出力パッド16、データバスDBおよびローカルコラム回路14aを介して与えられた書込データがグローバルIO線対GIO2、およびローカルIO線対LIOGを介して選択されたビット線対BLPへ伝達され、メモリセルMCへのデータの書込が実行される。

【0089】ブロック選択信号 # Bは、選択ワード線W Lが属するメモリブロックMK2に対してのみ活性化レベルとなる。アレイ選択信号 # A 1 および # A 2 も同様である。ブロック選択信号 # B およびアレイ選択信号 # A 1 , # A 2 は、行アドレス信号の所定数のビット(たとえば4ビット)を用いて生成することができる。

【0090】図6は、このようなSDRAMにおいて連続して8ビットのデータを読出す動作を行なうときの外部信号の状態を示すタイムチャートである。なお、連続的に読出されるまたは書込まれるデータのビット数はバースト長と呼ばれ、SDRAMではモードレジスタ4によって変更することが可能である。

【0091】SDRAMにおいては、外部クロック信号 CLKの立上がりエッジで外部制御信号やアドレス信号 A0~A12などが取込まれる。アドレス信号A0~A 12は、時分割的に多重化された行アドレス信号Xと列 アドレス信号Yを含む。

【0092】サイクル1におけるクロック信号CLKの 立上がりエッジにおいて、信号/RASが活性化レベル の「L」レベル、信号/CAS、/WEが「H」レベル であれば、そのときのアドレス信号A0~A12が行ア ドレス信号Xaとして取込まれる。

【0093】次いで、サイクル4におけるクロック信号 CLKの立上がりエッジにおいて、信号/CASは活性 化レベルの「L」レベルであれば、そのときのアドレス 信号A0~A12が列アドレス信号Ybとして取込まれる。この取込まれた行アドレス信号Xaおよび列アドレス信号Ybに従ってSDRAM内において行および列選 択動作が実施される。信号/RASが「L」レベルに立下がってから所定のクロック期間(図6においては6クロックサイクル)が経過した後、最初のデータB0が出力される。以降、クロック信号CLKの立下がりに応答してデータb1~b7が順次出力される。

【0094】図7は、SDRAMにおいて連続して8ビットのデータを書込む動作を行なうときの外部信号の状態を示すタイムチャートである。

【0095】書込動作においては、行アドレス信号Xa の取込はデータ読出時と同様である。すなわち、サイク ル1におけるクロック信号CLKの立上がりエッジにお いて信号/RASは活性化レベルの「L」レベル、信号 /CAS, /WEが「H」レベルであれば、そのときの アドレス信号A0~A12が行アドレス信号Xaとして 取込まれる。サイクル4におけるクロック信号CLKの 立上がりエッジにおいて信号/CAS, /WEがともに 活性化レベルの「L」レベルであれば、列アドレス信号 Ybが取込まれるとともに、そのときに与えられたデー タbOが最初の書込データとして取込まれる。この信号 /RAS, /CASの立上がりエッジに応答してSDR 、AM内部において行および列選択動作が実行される。ク ロック信号CLKに同期して順次入力データb1~b7 が取込まれ、順次メモリセルにこの入力データが書込ま れる。

【0096】以下、この発明の特徴となるデータの読出 /書込に関連する部分について詳細に説明する。図8 は、図2に示したローカルコラム回路14aのうちのメ モリマットMM1aに対応する部分を示すブロック図で ある。図8において、このローカルコラム回路14a は、セレクタ21a~21d、WDアンプ22a~22 dおよびライトバッファ23a~23bを備える。

【0097】セレクタ21a~21dは、×4構成における書込動作時はデータバスDB2をWDアンプ22a~22dに接続し、×8構成における書込動作時はデータバスDB0をWDアンプ22a、22bに接続するとともにデータバスDB2をWDアンプ22c、22dに接続し、×16構成における書込動作時はデータバスDB0~DB3をそれぞれWDアンプ22a~22dに接続し、MBT時はデータバスDB2をWDアンプ22b,22dに接続するとともにデータバスDB6をWDアンプ22a,22cに接続する。

【0098】WDアンプ22a~22dはそれぞれ、信号CBSO~CBS3が活性化レベルの「H」レベルになったことに応じて活性化され、外部からデータバスDBO~DB3,DB6を介して与えられたデータを増幅してライトバッファ23a~23dに与える。信号 $\mathbb C$ BSO~CBS3は、コラムアドレス信号CA9,CA11から生成される。ライトバッファ23a~23dは、それぞれWDアンプ22a~22dが与えられたデータをグローバルIO線対GIO0~GIO3に伝達する。【0099】×4構成における書込動作時は、信号CBSO~CBS3のうちのいずれか1つの信号(たとえばCBSO)は活性化レベルの「H」レベルになり、外部データバスDB2に与えられたデータがセレクタ21a、WDアンプ22aおよびライトバッファ23aを介してグローバルIO線対GIOに伝達される。

【0100】×8構成における書込動作時は、信号CBS0とCBS1のうちのいずれか1つの信号(たとえばCBS0)と、信号CBS2とCBS3のうちのいずれか1つの信号(たとえばCBS2)とが活性化レベルの「H」レベルになり、外部からデータバスDB0に与えられたデータがセレクタ21a、WDアンプ22aおよびライトバッファ23aを介してグローバルIO線対GIOに伝達されるとともに、外部から与えられるデータバスDB2に与えられたデータがセレクタ21c、WDアンプ22cおよびライトバッファ23cを介してグローバルIO線対GIO2に伝達される。

【0101】×16構成における書込動作時は、信号CBS0~CBS3がともに活性化レベルの「H」レベルになり、外部からデータバスDB0~DB3に与えられたデータはそれぞれセレクタ21a~21d、WDアンプ22a~22dおよびライトバッファ23a~23dを介してグローバルIO線対GIO0~GIO3に伝達される。

【 0 1 0 2 】 MBTにおける書込動作時は、信号CBS 0~CBS 3がともに活性化レベルの「H」レベルになり、外部からデータバスDB2に与えられたデータがセレクタ21b、21d、WDアンプ22b, 22dおよ

びライトバッファ 23b, 23dを介してグローバル I O線対 G I O1, G I O3に与えられるとともに、外部 からデータバス D B 6に与えられたデータがセレクタ 2 1 a, 21c、W D アンプ 22a, 22cおよびライト バッファ 23a, 23cを介してグローバル I O線対 G I O0, G I O2に与えられる。

【0103】また、このローカルコラム回路14aは、セレクタ24a~24d、プリアンプ25a~25d、マスタラッチ回路26a~26d、スレーブラッチ回路27a~27d、RDバッファ28a~28d、およびMBTバッファ29a~29dを備える。

【0104】セレクタ24a~24dは、×4構成にお ける読出動作時は信号CBSO~CBS3に従ってグロ ーバル I O線対G I O O ~G I O 3 のうちのいずれか1 組のグローバル I O線対G I Oをプリアンプ25 c にパ ルス的に接続し、×8構成における読出動作時は信号C BSO, CBS1に従ってグローバルIO線対GIO 0, GIO1のうちのいずれか1組のグローバルIO線 [、]対GIOをプリアンプ25aにパルス的に接続するとと もに信号CBS2、CBS3に従ってグローバルIO線 · 対GIO2およびGIO3のうちのいずれか1組のグロ ーバルIO線対GIOをプリアンプ25cにパルス的に 接続し、×16構成およびMBTにおける読出動作時は グローバル I O線対G I O O ~ G I O 3 をそれぞれプリ アンプ25a~25dにパルス的に接続する。信号CB SO~CBS3は、2ビットの列アドレス信号に基づい てコラムプリデコーダ13aおよびコラムデコーダ12 aで生成される。

【0105】プリアンプ25a~25dは、それぞれ、 グローバルI〇線対GIOからセレクタ24a~24d. を介して与えられた読出データ信号を増幅する。プリア ンプ25a~25dの出力信号はそれぞれマスタラッチ 回路26a~26dに与えられ、各々の反転出力信号は それぞれRDバッファ28a~28dおよびMBTバッ ファ29a~29dに与えられる。ラッチ回路26a, 27a,…26d, 27dは、それぞれCLシフタを構 成し、プリアンプ25a~25dの出力信号を1クロッ ク周期分だけ遅延させてRDバッファ28a~28dお よびMBTバッファ29a~29dに与える。 なお、マ スタラッチ回路26cおよびスレーブラッチ回路27c をそれぞれプリアンプ25cおよびバッファ28c.2 9 c 側に配置したのは、セレクタ24 c、プリアンプ2 5 c およびマスタラッチ回路 2 6 c の面積とスレープラ ッチ回路27cおよびバッファ28c, 29cの面積と が等しくなるようにするためである。

【0106】RDバッファ28a~28dは、それぞれ、読出動作時に活性化され、プリアンプ25a~25dの出力信号およびスレーブラッチ回路27a~27dの出力信号に従ってデータバスDB0~DB3をパルス的に駆動させる。MBTバッファ29a~29dは、そ

れぞれ、MBTにおける読出動作時に活性化され、プリアンプ25a~25dの出力信号およびスレーブラッチ回路27a~27dの出力信号に従ってデータバスDB6,DB2、DB6,DB2を駆動させる。

【 0 1 0 7 】 × 4 構成における読出動作時は、セレクタ 2 4 a ~ 2 4 d のうちのセレクタ 2 4 c のみが活性化されるとともに信号 C B S 0 ~ C B S 3 のうちのいずれか 1 つの信号 (たとえば C B S 0) が活性化レベルの

「H」レベルになり、グローバル I O線対 (この場合は G I O 0) に読出されたデータがセレクタ24c、プリアンプ25c、ラッチ回路26c,27cおよびRDバッファ28cを介してデータバスDB2にパルス的に与えられる。

【0108】×8構成における読出動作時は、セレクタ 24 a~24 dのうちの2つのセレクタ24 a, 24 c が活性化され、信号CBS0, CBS1のうちのいずれか1つの信号(たとえばCBS0)が活性化レベルの「H」レベルになり、グローバルIO線対(この場合は GIO0)に読出されたデータがセレクタ24 a、プリアンプ25 a、ラッチ回路26 a, 27 aおよびRDバッファ28 aを介してデータバスDB0にパルス的に与えられるとともに、信号CBS2, CBS3のうちのいずれか1つの信号(たとえばCBS2)が活性化レベルの「H」レベルになり、グローバルIO線対(この場合はGIO2)に読出されたデータがセレクタ24 c、プリアンプ25 c、ラッチ回路26 c, 27 cおよびRDバッファ28 cを介してデータバスDB2にパルス的に与えられる。

【0109】×16構成における読出動作時は、4つのセレクタ24a~24 dはともに活性化されるとともに、信号CBSO、CBS2が活性化レベルの「H」レベルになり、グローバルIO線対GIOO~GIO3に読出されたデータがそれぞれセレクタ24a~24d、プリアンプ25a~25d、ラッチ回路26a~26d、27a~27dおよびRDバッファ28a~28dを介してデータバスDBO~DB3にパルス的に与えられる。

【0110】MBTにおける読出動作時は、4つのセレクタ24a~24dはともに活性化されるとともに信号 CBSO, CBS2が活性化レベルの「H」レベルになり、グローバルIO線対GIO0~GIO3に読出されたデータはそれぞれセレクタ24a~24d、プリアンプ25a~25d、ラッチ回路26a~26d、27a~27dおよびMBTバッファ29a~29dを介してデータバスDB6, DB2, DB6, DB2に与えられる。

【0111】以下、このSDRAMのデータ読出に関連する部分についてさらに詳細に説明する。セレクタ24cは、図9に示すように、PチャネルMOSトランジスタ31~38、NANDゲート40~44およびインバ

ータ41,42を含む。PチャネルMOSトランジスタ31,33,35,37は、それぞれグローバルIO線GIOL0~GIOL3とノードN31との間に接続される。PチャネルMOSトランジスタ32,34,36,38は、それぞれグローバルIO線/GIOL0~GIOL3とノードN32との間に接続される。

【0112】信号PAELは、インバータ41によって 反転される。NANDゲート44は、インバータ41の 出力信号と信号PACMと信号M×4816とを受け る。NANDゲート44の出力信号は、インバータ46 、によって反転されて信号 φ42となる。NANDゲート 40は、信号 *o* 42, CBS 0, M×4を受け、その出 カ信号ZPADTOはPチャネルMOSトランジスタ3 1.32のゲートに入力される。NANDゲート41 号ZPADT1はPチャネルMOSトランジスタ33, 34のゲートに入力Sれる。NANDゲート42は、信 号
ø
4
2
,
C
B
S
2
および
「
H
」
レベルの信号を受け
、 その出力信号ZPADT2はPチャネルMOSトランジ スタ35,36のゲートに入力される。NANDゲート 43は、信号 042、CBS3、M×48を受け、その 出力信号ZPADT3はPチャネルMOSトランジスタ 37,38のゲートに入力される。

【0113】ここで語構成選択信号 $M \times 4816$ は \times 4, \times 8, \times 16のすべての語構成で「H」レベルとなる。信号 $M \times 4$ は語構成が \times 4の場合に「H」レベルとなり、信号 $M \times 4$ 8は語構成が \times 4, \times 8の場合に「H」レベルとなる。

【0114】他のセレクタ24a, 24b, 24dbセレクタ24cと同じ構成である。ただし、セレクタ24aでは、信号CBS2, CBS3の代わりに「L」レベルの信号がNANDゲート42, 43c与えられて信号 ZPADT2, ZPADT3が「H」レベルに固定され、PチャネルMOSトランジスタ35~38が非導通 状態に固定される。また、信号 $M\times 4$ の代わりに信号 $M\times 816$ がNANDゲート40に与えられ、信号 $M\times 4$ の代わりに信号 $M\times 8$ がNANDゲート41に与えられる。信号 $M\times 816$ は語構成が $\times 8$, $\times 16$ の場合に「H」レベルになり、信号 $M\times 8$ は語構成が $\times 8$ の場合に「H」レベルとなる。

【0115】セレクタ24bでは、信号CBS0、CBS2、CBS3の代わりに「L」レベルの信号がNANDゲート40、42、43に与えられて信号ZPADT0、ZPADT2、ZPADT3が「H」レベルに固定され、PチャネルMOSトランジスタ31、32、35~37は非導通状態に固定される。また、信号M×4の代わりに信号M×16がNANDゲート41に与えられる。信号M×16は、語構成が×16の場合に「H」レベルになる。

【0116】セレクタ24dでは、信号CBS0~CB

S2の代わりに「L」レベルの信号がNANDゲート4 $0\sim42$ に与えられて信号Z PADT $0\sim2$ PADT2が「H」レベルに固定され、PチャネルMOSトランジスタ $32\sim36$ が非導通状態に固定される。また、信号 $M\times48$ の代わりに信号 $M\times16$ がNANDゲート43に与えられる。

【0117】プリアンプ25cは、図10に示すように、PチャネルMOSトランジスタ51~55、NチャネルMOSトランジスタ56~58、NANDゲート59およびインバータ60~62を含む。PチャネルMOSトランジスタ51、52は、図9で示したノードN31とN32の間に直列接続され、各々ゲートはともに信号ZPAEQを受ける。PチャネルMOSトランジスタ51、52はイコライザを構成する。信号ZPAEQが活性化レベルの「L」レベルになると、PチャネルMOSトランジスタ51、52が導通してノードN31、N32が「H」レベルにイコライズされる。

【0118】PチャネルMOSトランジスタ53は電源 電位VCCのラインとノードN53の間に接続され、P チャネルMOSトランジスタ54,55はそれぞれノー ドN53とノードN31、N32との間に接続される。 NチャネルMOSトランジスタ56,57はそれぞれノ ードN31, N32とノードN58との接続され、Pチ ャネルMOSトランジスタ58はノードN58と接地電 位VSSのラインとの間に接続される。MOSトランジ スタ53,58のゲートはそれぞれ信号ZPAE,PA Eを受ける。MOSトランジスタ54,56のゲートは ともにノードN32に接続され、MOSトランジスタ5 5,57のゲートはともにノードN31に接続される。 MOSトランジスタ53~58は、差動増幅器を構成す る。この差動増幅器は、信号ZPAE、PAEが「L」 レベルおよび「H」レベルになったことに応じて活性化 され、ノードN31, N32のうちの電位が高い方のノ ードを「H」レベルにし、他方のノードを「L」レベル にする。ノードN31、N32に現れる信号が、プリア ンプ25cの出力信号PDCL1, /PDCL1とな る。

【0119】NANDゲート59は、信号PAEL、M×4816を受け、その出力信号が信号ZPAEとなる。信号ZPAEは、インバータ60で反転されて信号PAEとなる。信号PDCL1、/PDCL1は、それぞれインバータ61、62で反転されてプリアンプ25cの反転出力信号PDCL2、/PDCL2となる。他のプリアンプ25a、25b、25dもプリアンプ25cと同じ構成である。

【0120】図11は、図9および図10で示したセレクタ24cおよびプリアンプ25cの動作を示すタイムチャートである。列選択信号CSLが活性化レベルの「H」レベルに立上げられると、信号ZPAEQが非活性化レベルの「H」レベルに立上げられ、図10のPチ

ャネルMOSトランジスタ51、52が非導通になり、 ノードN31、N32のイコライズが停止される。また、プリアンプ活性化マスタ信号PACMが活性化レベルの「H」レベルに立上がり、その遅延信号であるプリアンプ活性化ローカル信号PAELが活性化レベルの「H」レベルに立上がる。

【0122】また、信号PAELが「H」レベルになると、信号ZPAE、PAEがそれぞれ「L」レベルおよび「H」レベルになってMOSトランジスタ53~58からなる差動増幅器が活性化され、ノードN31、N32のうちの電位が高い方のノードが「H」レベルにされ、他方のノードが「L」レベルにされる。プリアンプ25cの出力信号PDCL1、/PDCL1はマスタラッチ回路26cに与えられ、プリアンプ25cの反転出力信号PDCL2、/PDCL2はRDバッファ28cおよびMBTバッファ29cに与えられる。

【0123】マスタラッチ回路26cは、図12に示すように、クロックドインバータ63,64およびインバータ65~68を含む。信号PDCL1,/PDCL1は、それぞれクロックドインバータ63,64は、ともに信号PAE,ZPAEが「H」レベルおよび「L」レベルである期間に活性化される。インバータ65,66は、ラッチ回路を構成し、クロックドインバータ63の出力レベルをラッチする。インバータ64の出力レベルをラッチする。インバータ65,66;67,68にラッチされたレベルがそれぞれマスタラッチ回路26cの出力信号PDCL3,/PDCL3となる。

、【0124】スレーブラッチ回路27cは、図12に示すように、クロックドインバータ69,70およびインバータ71~74を含む。信号PDCL3,/PDCL3は、それぞれクロックドインバータ69,70は、ともに信号ZRDRVD,RDRVDがそれぞれ「H」レベルおよび「L」レベルである期間に活性化される。インバータ71,72は、ラッチ回路を構成し、クロックドインバータ69の出力レベルをラッチする。インバータ7

3,74はラッチ回路を構成し、クロックドインバータ 70の出力レベルをラッチする。インバータ71,7 2;73,74にラッチされたレベルがそれぞれスレー ブラッチ回路27cの出力信号PDD, / PDDとなる。

【0125】信号PAE、ZPAEがそれぞれ「H」レベルおよび「L」レベルになるとクロックドインバータ63、64が活性化されて信号PDCL1、/PDCL1がマスタラッチ回路26cに取込まれ、信号PAE、ZPAEがそれぞれ「L」レベルになるとクロックドインバータ63、64が非活性化されて信号PDCL3、/PDCL3がマスタラッチ回路26cにラッチされる。

【0126】信号ZRDRVD, RDRVDがそれぞれ「H」レベルになるとクロックドインバータ69, 70が活性化されて信号PDCL3, /PDCL3がスレーブラッチ回路27cに取込まれ、信号ZRDRVD, RDRVDがそれぞれ「L」レベルおよび「H」レベルになるとクロックドインバータ69, 70が非活性化されて信号PDD, /PDDがスレーブラッチ回路27cにラッチされる。

【0127】マスタラッチ回路26cとスレーブラッチ回路27cは、CLシフタを構成し、信号PDCL1、/PDCL1を1クロック周期分だけ遅延させてRDバッファ28cおよびMBTバッファ29cに伝達させる。他のマスタラッチ回路26a,26b,26dもマスタラッチ回路26cと同じ構成であり、他のスレーブラッチ回路27cと同じ構成である。

【0128】RDバッファ28cは、図13に示すように、PチャネルMOSトランジスタ71~80、NチャネルMOSトランジスタ71~80、NチャネルMOSトランジスタ81~88、NORゲート89、NANDゲート90、91およびインバータ92~96を含む。PチャネルMOSトランジスタ71、72のソースは電源電位VCCのラインに接続され、各々のドレインはPチャネルMOSトランジスタ73を介してノードN79に接続される。ノードN79に現れる信号は信号ZDRVとなる。NチャネルMOSトランジスタ81はノードN79と電源電位VSSのラインとの間に直列接続され、NチャネルMOSトランジスタ81はノードN79とNチャネルMOSトランジスタ81はノードN79とNチャネルMOSトランジスタ86のドレイン(ノードN86)との間に接続される。

【0129】PチャネルMOSトランジスタ74,75のソースは電源電位VCCのラインに接続され、各々のドレインはPチャネルMOSトランジスタ76を介してノードN80に接続される。ノードN80に現れる信号は信号ZZDRVとなる。NチャネルMOSトランジスタ83,84はそれぞれノードN80とノードN85,N86との間に接続される。PチャネルMOSトランジ

スタ77,78は、それぞれ電源電位VCCのラインと ノードN79,N80との間に接続される。

【0130】信号PDDはMOSトランジスタ75、8 4のゲートに入力され、信号ZPDDはMOSトランジスタ72、82のゲートに入力される。信号PDCL2 はMOSトランジスタ76、83のゲートに入力され、 信号/PDCL2はMOSトランジスタ73、81のゲートに入力される。MOSトランジスタ71、74、8 5のゲートには信号RDRVMが入力され、MOSトランジスタ77、78、86のゲートには信号ZRDCU Tが入力される。

【0131】PチャネルMOSトランジスタ79,80 は、それぞれ電源電位VCCのラインとデータバス線/ DBL2, DBL2に接続され、各々のゲートはそれぞ れ信号ZDRV、ZZDRVを受ける。データバス線/ DBL2, DBL2はデータバスDB2を構成する。N チャネルMOSトランジスタ87,88は、それぞれ接 地電位VSSのラインとデータバス線/DBL2, DB L2との間に接続される。信号ZZDRV, ZDRV は、それぞれインバータ95、96を介してNチャネル MOSトランジスタ87、88のゲートに入力される。 【0132】NORゲート89は、信号PDCL2,/ PDCL2を受ける。NANDゲート90は、信号RD RVM、M×4816、ZTEを受ける。信号ZTE は、MBT時に「L」レベルになり、通常の動作時は 「H」レベルになる信号である。NANDゲート91 は、NORゲート89およびNANDゲート90の出力 信号を受け、その出力信号はインバータ92~94を介 してPチャネルMOSトランジスタ77,78のゲート に入力される。インバータ94の出力信号は信号ZRD CUTとなる。

【0133】図14は、図13に示したRDバッファ2 8 c の動作を示すタイムチャートである。各クロックサ イクル期間においてクロック信号CLKの立上がりエッ 、ジに応答して列選択線CSLが「H」レベルに立上げら れ、さらに信号PAEが「H」レベルに立上げられ、プ リアンプ25cの出力信号がマスタラッチ回路26cに 取込まれる。図10および図11で示したように、信号 PAEが「L」レベルになると信号ZPAEQが「L」 レベルとなり、ノードN31, N32がイコライズされ て信号PDCL2, /PDCL2がともに「L」レベル になる。また、この時点では信号RDRVMは「L」レ ベルになっており、信号ZRDCUDは「H」レベルに なっている。したがって、MOSトランジスタ71,7 3,74,76,86が導通し、MOSトランジスタ7 7,78,81,83,85が非導通となって、ノード N79、N80が「H」レベルになっている。また、ノ ードN79,80が「H」レベルであるからMOSトラ ンジスタ79,80,87,88が非導通になり、デー タバス線DBL2, /DBL2はプリチャージ電位VD Bにプリチャージされている。

【0134】次いでクロック信号CLKの立上がりエッ ジに応答して信号RDRVMが「H」レベルに立上が り、NチャネルMOSトランジスタ85,86がともに 導通して、信号PDD, ZPDDのうちの「H」レベル の方の信号(たとえばPDD)をそのゲートに受けるN チャネルMOSトランジスタ(この場合は84)を介し てノードN80が「L」レベルに立下げられ、Pチャネ ルMOSトランジスタ80およびNチャネルMOSトラ ンジスタ87が導通する。次いでNANDゲート90, 91およびインバータ92~94の遅延時間(約1 n s) 経過後に信号ZRDCUDが「L」レベルに立下が り、PチャネルMOSトランジスタ77,78が導通す るとともにNチャネルMOSトランジスタ86が非導通 になってノードN80が「H」レベルに立上げられ、P チャネルMOSトランジスタ80およびNチャネルMO Sトランジスタ87が非導通になる。したがって、デー タバス線DBL2,/DBL2は、NANDゲート9 0,91およびインバータ92~94の遅延時間だけパ ルス的に駆動される。

【0135】他のRDバッファ28a, 28b, 28d 6RDバッファ<math>28c と同じ構成である。ただし、RD バッファ28aでは信号 $M\times4816$ の代わりに信号 $M\times816$ がNANDゲート60に与えられ、RDバッファ28b, 28dでは信号 $M\times4816$ の代わりに信号 $M\times16$ がNANDゲート64に与えられる。

【0136】MBTバッファ29cは、図15に示すよ うに、インバータ100~104、NANDゲート10 5~108およびPチャネルMOSトランジスタ10 9,110を含む。信号ZTEは、インバータ100に よって反転される。信号PDCL2, /PDCL2は、 それぞれインバータ101、102によって反転され る。NANDゲート105は、信号PDD, RDRVM およびインバータ100の出力信号を受ける。NAND ゲート106は、信号ZPDD、RDRVMおよびイン バータ100の出力信号を受ける。NANDゲート10 7は、インバータ101およびNANDゲート105の 出力信号を受け、その出力信号はインバータ103で反 転されて信号ZMBDRVとなる。NANDゲート10 8は、インバータ102およびNANDゲート106の 出力信号を受け、その出力信号はインバータ104で反 転されて信号ZZMBDRVとなる。PチャネルMOS トランジスタ109,110は、それぞれ電源電位VC Cのラインとデータバス線DBL2, /DBL2との間 に接続され、各々のゲートはそれぞれ信号ZMBTR V、ZZMBRVを受ける。

【0137】図16は、図15に示したMBTバッファ 29cの動作を示すタイムチャートである。図14で説 明したように、信号PAEが「L」レベルに立下がる と、信号PDCL2、/PDCL2がともに「L」レベ ルになる。また、MBT時は信号ZTEが「L」レベルにされている。クロック信号CLKの立上がりエッジに応答して信号RDRVMが「H」レベルに立上げられると、信号PDD、ZPDDのうちの「H」レベルの方の信号(たとえばPDD)に対応する信号(この場合はZMBDRV)が「L」レベルになり、PチャネルMOSトランジスタ109が導通してデータバス線DBL2が「H」レベルに立上げられる。

【0138】もう1本のデータバス線/DBL2は、P チャネルMOSトランジスタ110が導通しないので、 プリチャージ電位VDBのまま変化しない。他のMBT バッファ29a, 29b, 29dもMBTバッファ29 cと同じ構成である。

【0139】図17は、データバスDBのイコライズ方法を示す回路ブロック図である。このSDRAMは大容量でチップ面積が大きいので、データバスDBの配線長が長くなり、データバスDBの容量も大きくなっている。したがって、サイズの大きなトランジスタを用いたイコライザをデータバスDBの1箇所に配置したのでは、イコライズ速度が遅くなり不利である。また、そのような大きなイコライザを1箇所に配置することは、レイアウト上困難である。

【0140】そこで、このSDRAMでは、図17に示すように、比較的サイズが小さなトランジスタを用いた複数(図では6つ)のイコライザ111~116が各データバスDBの延在方向に分散配置される。図17では、データバスDB2に関連する部分のみが示されている。イコライザ112~115には信号DBEQが直接入力される。イコライザ111には、ANDゲート117で生成された信号TEと信号DBEQの論理積信号DBEQが入力される。イコライザ116には、ANDゲート118で生成された信号TEと信号DBEQの論理積信号DBEQが入力される。信号TEは、MBT時は「H」レベルになり、通常動作時は「L」レベルになる信号である。

【0141】イコライザ111は、図18に示すように、データバス線DBL2と/DBL2の間に接続され、そのゲートが信号DBEQ′を受けるNチャネルMOSトランジスタ121を含む。MBT時において信号DBEQ′が活性化レベルの「H」レベルになって信号DBEQ′が活性化レベルの「H」レベルになるとNチャネルMOSトランジスタ121が導通し、データバス線DBL2と/DBL2の電位がイコライズされる。イコライザ113、114、116もイコライザ111と同じ構成である。ただし、イコライザ113、114には、信号DBEQ′の代わりに信号DBEQが入力される。

【0142】イコライザ112は、図19に示すように、NチャネルMOSトランジスタ122, 123およびダイオード124を含む。NチャネルMOSトランジスタ122, 123は、データバス線DBL2と/DB

L2の間に直列接続され、各々のゲートはともに信号DBEQを受ける。ダイオード124は、NチャネルMOSトランジスタ122と123の間のノードN122と接地電位VSSのラインとの間に接続される。

【0143】信号DBEQが「H」レベルになるとNチャネルMOSトランジスタ122、123が導通し、データバス線DBL2と/DBL2の電位がプリチャージ電位VDBすなわちダイオード124のビルトインポテンシャル(たとえば0.5V)にイコライズされる。 【0144】したがって、信号TEが「L」レベルとな

る通常動作時では信号DBEQが「H」レベルになると

イコライザ112~115が活性化され、信号TEが「H」レベルとなるMBT動作時では信号DBEQが「H」レベルになるとイコライザ111~116が活性化されて、図20に示すように、データバス線DBL2と/DBL2の電位がプリチャージ電位VDBにイコライズされる。信号DBEQが「L」レベルに立下げられ、イコライズが停止された後、データバス線DBL2、/DBL2はRDバッファ28cによって駆動される。データバス線DBL2、/DBL2のうちの一方が電源電位VCC(たとえば3V)のラインにパルス的に接続されて「H」レベル(たとえば1.0V)に立上げられ、他方は接地電位VSSのラインにパルス的に接続されて「L」レベル(OV)にされる。

【0145】なお、図21で示すように、ダイオード124をダイオード接続されたNチャネルMOSトランジスタ125で置換してもよい。この場合は、プリチャージ電位VDBは、NチャネルMOSトランジスタ125のしきい値電位となる。

【0146】図22は、図1に示したIOバッファ8のうちデータバスDB2に対応する部分を示すブロック図である。図22において、IOバッファ8は、データ出力回路131、データ出力バッファ回路132、データ入力バッファ回路133およびデータラッチ回路134を含む。

【0147】読出動作時は、データ出力回路131およびデータ出力バッファ回路132が活性化される。データ出力回路131は、データバス線DBL2と/DBL2の電位を比較し、比較結果に応じた読出データ信号RD、/RDをデータ出力バッファ回路132に与える。データ出力バッファ回路132は、データ出力回路131からの信号RD、/RDに応答してデータ入出力パッド16を「H」レベル(電源電位VCC)または「L」レベル(接地電圧VSS)にする。

【0148】書込動作時は、データ入力バッファ回路133およびデータラッチ回路134が活性化される。データ入力バッファ回路133は、外部からデータ入出力パッド16を介して与えられたデータ信号が「H」レベルか「L」レベルかを検出し、検出結果に応じた書込データ信号WD、/WDをデータラッチ回路134に与え

る。データラッチ回路134は、データ入力バッファ回路133からの信号WD、/WDに従ってデータバス線DBL2、/DBL2のうちの一方を「H」レベル(電源電位VCC)に保持し他方を「L」レベル(接地電圧VSS)に保持する。

【0149】また、データ出力回路131は、図23に、示すように、MBTにおける読出動作時に1つのデータバス(図ではDB2)に読出された4ビットのデータが一致しているか否かを検出するためのNANDゲート135を含む。MBTにおける書込動作時は1つのデータバスDB2から4つのメモリセルMCの各々に同一データを書込むので、4つのメモリセルMCの各々から同一データが読出された場合は4つのメモリセルMCは正常であるが、4つのメモリセルMCのうちの少なくとも1つから異なるデータが読出された場合は4つのメモリセルMCのうちの少なくとも1つは異常である。したがって、4つのメモリセルMCから読出された4ビットのデータが一致しているか否かを検出することにより、4つのメモリセルが正常か否かを判定することができる。

【0150】図23において、PチャネルMOSトランジスタ109a~109d、110a~110dは、図15で示したMBTバッファ29cのPチャネルMOSトランジスタ109、110に対応するものである。PチャネルMOSトランジスタ109a、110aは図18のMBTバッファ29bに含まれ、PチャネルMOSトランジスタ109b、110bはMBTバッファ29dに含まれている。PチャネルMOSトランジスタ109c、110cは図2で示したメモリマットMM1bに対応するMBTバッファ29bに含まれ、PチャネルMOSトランジスタ109d、110dはメモリマットMM1bに対応するMBTバッファ29dに含まれている。NANDゲート135は、データバス線DBL2、/DBL2に現われる信号を受け、信号RDTを出力する。

【0151】4つのメモリセルMCからの読出データが一致した場合は、PチャネルMOSトランジスタ109 a \sim 109 d,110 a \sim 110 dのうちのPチャネルMOSトランジスタ109 a \sim 109 dのみが導通してデータバス線DBL2,/DBL2のうちのデータバス線DBL2のみが「H」レベルになるか、PチャネルMOSトランジスタ110 a \sim 110 dのみが導通してデータバス線DBL2,/DBL2のうちのデータバス線/DBL2のみが「H」レベルになるので、信号RDTが「H」レベルになる。

【0152】4つのメモリセルMCからの読出データが一致しない場合は、PチャネルMOSトランジスタ10 '9a~109dのうちの少なくとも1つのPチャネルM OSトランジスタ(たとえば109a)とPチャネルM OSトランジスタ110a~110dのうちのPチャネルMのSトランジスタ(この場合は110b~110 d)とが導通してデータバス線DBL2, / DBL2が ともに「H」レベルになり、信号RDTが「L」レベル になる。

【0153】データ出力回路131は信号RDTに応じた読出データ信号RD、/RDをデータ出力バッファ回路132に与え、データ出力バッファ回路132はその信号RD、/RDに応じたレベルの信号をデータ入出力パッド16に出力する。したがって、データ入出力パッド16のレベルを検出することにより、4つのメモリセルMCが正常か否かを判定することができる。

【0154】この実施の形態では、グローバルIO線対GIO1~GIO3とプリアンプ25a~25dとの間にセレクタ24a~24dを設けたので、CLシフタ155a~155dとRDバッファ157a~157dとの間にセレクタ156a~156dを設けていた従来に比べ、配線およびレイアウトの簡単化を図ることができる。

【0155】また、セレクタ24a~24dによってグローバルIO線対GIO1~GIO3とプリアンプ25a~25dの入出力ノード対N31、N32をパルス的に接続するので、グローバルIO線対GIO1~GIO3のイコライズとプリアンプ25a~25dの入出力ノード対N31、N32のイコライズとを別々に行なうことができる。したがって、大容量のグローバルIO線対GIO1~GIO3のイコライズ期間を長くとることができ、読出動作の安定化を図ることができる。

【0156】また、RDバッファ28a~28dは、データバス線DBL、/DBLの各々に電源電位VCCまたは接地電圧VSSをパルス的に与え、データバス線DBL、/DBLの各々を1Vまたは0Vにする。したがって、データバス線DBL、/DBLの各々を電源電位VCC(たとえば3V)または接地電圧VSS(0V)にしていた従来に比べ、消費電流が小さくて済む。

【0157】また、信号RDRVMをNANDゲート90,91およびインバータ92~94で遅延および反転させて信号ZRDCUDを生成し、信号RDRVM,ZRDCUDがともに「H」レベルの期間だけデータバス線DBL,/DBLの各々に電源電位VCCまたは接地電圧VSSを与える。したがって、電源電位VCCが低下したときはNANDゲート90,91およびインバータ92~94の遅延時間が長くなるので、電源電位YCCの低下時にデータバス線DBL,/DBLの電位振幅が小さくなるのを防止することができる。

【0158】また、SDRAMはテストモード時はテスタに接続され、その消費電流および動作速度は問題にされないので、テストモード時はMBTバッファ29a~29dがデータバス線DBL、/DBLに電源電位VCCまたは接地電圧VSSを与えるようにしてテスト動作の安定化を図っている。

【0159】また、複数のイコライザ111~116を

データバスDBの延在方向に分散配置させるので、データバスDBのイコライズを高速に行なうことができる。【0160】また、イコライザ112、115は、イコライズ期間にデータバス線DBL、/DBLをダイオード124のアノードに接続し、データバス線DBL、/DBLの各々をダイオード124のビルトインポテンシャルにするので、プリチャージ用の電源は不要である。【0161】また、通常動作時よりもMBT時の方がデータバス線DBL、/DBLの電位振幅が大きいが、通常動作時はイコライザ112~115を活性化させ、MBT時はイコライザ111~116を活性化させるので、通常動作時とMBT時のイコライズ時間を等しくすることができる。

【0162】なお、今回開示された実施の形態はすべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなくて特 許請求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意 図される。

[0163]

【発明の効果】以上のように、請求項1に係る発明では、データ伝達線対の他方端とプリアンプの入出力ノード対との間に接続され、所定時間だけパルス的に導通してデータ伝達線対間に生じた電位差をプリアンプの入出力ノード対に与えるためのスイッチング素子対が設けられる。したがって、スイッチング素子対がパルス的に導通した直後にデータ伝達線対のイコライズを開始することができるので、容量が大きなデータ伝達線対のイコライズ期間を長くとることができ、読出動作の安定化を図ることができる。

・【0164】請求項2に係る発明では、請求項1に係る 発明に、スイッチング素子対がパルス的に導通した後の 第1のイコライズ期間にデータ伝達線対の電位をプリチャージ電位にイコライズする第1のイコライザと、スイッチング素子対がパルス的に導通する前の第2のイコライズ期間にプリアンプの入出力ノード対の電位をプリチャージ電位にイコライズする第2のイコライザがさらに 設けられる。これにより、データ伝達線対とプリアンプの入出力ノード対とを別々にイコライズすることができる。

【0165】請求項3に係る発明では、アドレス信号に従って複数のデータ伝達線対のうちのいずれかのデータ伝達線対を選択し、そのデータ伝達線対の他方端とプリアンプの入出力ノード対とを所定時間だけパルス的に接続してそのデータ伝達線対間に生じた電位差をプリアンプの入出力ノード対に与えるためのセレクタが設けられる。したがって、データ伝達線対がプリアンプの入出力ノード対にパルス的に接続された直後にデータ伝達線対のイコライズを開始できるので、容量が大きなデータ伝達線対のイコライズ期間を長くとることができ、読出動

作の安定化を図ることができる。

【0166】請求項4に係る発明では、請求項3に係る発明に、データ伝達線の他方端とプリアンプの入出力ノード対とがパルス的に接続された後の第1のイコライズ期間に各データ伝達線対間の電位をプリチャージ電位にイコライズする第1のイコライザと、データ伝達線対の他方端とプリアンプの入出力ノード対とがパルス的に接続される前の第2のイコライズ期間にプリアンプの入出力ノード対の電位をプリチャージ電位にイコライズする第2のイコライザがさらに設けられる。これにより、各データ伝達線対とプリアンプの入出力ノード対とを別々にイコライズすることができる。

【0167】請求項5に係る発明では、第1の読出モード時はN組のデータ伝達線対の他方端とN組のプリアンプの入出力ノード対をそれぞれ接続し、第2の読出モード時はアドレス信号に従ってN組のデータ伝達線対のうちのM組のデータ伝達線対を選択し、選択したM組のデータ伝達線対の他方端をそれぞれ予め選択されたM組のプリアンプの入出力ノード対に接続するセレクタが設けられる。したがって、N組のプリアンプとN組の伝達回路との間にセレクタが設けられていた従来に比べ、レイアウトの簡単化およびレイアウト面積の縮小化を図ることができる。

【0168】請求項6に係る発明では、請求項5に係る発明に、テストモード時にN組のプリアンプの出力データ信号の論理が一致しているか否かを判定し、一致している場合は選択されたN個のメモリセルは正常であることを示す信号を出力し、一致していない場合は選択されたN個のメモリセルのうちの少なくとも1つのメモリセルが不良であることを示す信号を出力する判定回路がさらに設けられる。この場合は、N個のメモリセルが正常か否かを同時にテストすることができる。

【0169】請求項7に係る発明では、読出回路によって読出されたデータが第1の論理である場合はデータ伝達線対に含まれる第1および第2のデータ伝達線の一方端にそれぞれ第1および第2の電位を所定時間だけパルス的に与えて第1および第2ので一タ伝達線をそれぞれ第1および第2の電位間の第3および第4の電位にし、そのデータが第2の論理である場合は第1および第2のデータ伝達線の一方端にそれぞれ第2および第1の電位を所定時間だけパルス的に与えて第1および第2のデータ伝達線をそれぞれ第4および第3の電位にする第1の駆動回路が設けられる。したがって、第1および第2のデータ伝達線の各々を第1または第2の電位にしていた従来に比べ、消費電流が小さくて済む。

【0170】請求項8に係る発明では、請求項7に係る発明の第1の駆動回路は、それぞれが電源電圧によって駆動される直列接続された複数のインバータを有する遅延回路を含み、上記所定時間は、読出回路の読出動作に同期した信号が遅延回路に入力されてから出力されるま

での時間である。この場合は、電源電位が低下したとき は遅延回路の遅延時間が長くなってデータ伝達線の充放 電時間が長くなるので、電源電圧の低下により第1およ び第2のデータ伝達線の電位振幅が小さくなるのを防止 することができる。

【0171】請求項9に係る発明では、請求項7または8に係る発明に、第1および第2のデータ伝達線に第1および第2の電位が与えられる前のイコライズ期間において第1および第2ので一タ伝達線の電位を第1および第2の電位間の予め定められたプリチャージ電位にイコライズするイコライザがさらに設けられる。この場合は、読出動作の安定化を図ることができる。

【0172】請求項10に係る発明では、請求項9に係る発明のイコライザはダイオード素子と、イコライズ期間において第1および第2のデータ伝達線と第2の電位のラインとの間にダイオード素子を接続する接続回路とを含む。この場合は、プリチャージ用の電源が不要となるので、構成の簡単化を図ることができる。

【0173】請求項11に係る発明では、請求項9または10に係る発明のイコライザは複数設けられ、複数のイコライザは第1および第2のデータ伝達線の延在方向に分散配置される。この場合は、第1および第2のデータ伝達線のイコライズを高速に行なうことができる。

【0174】請求項12に係る発明では、請求項9から 11のいずれかに係る発明に、イコライズ期間において 第1および第2のデータ伝達線間を接続するサブイコラ イザがさらに設けられる。この場合は、第1および第2 のデータ伝達線のイコライズをより高速に行なうことが できる。

【0175】請求項13に係る発明では、請求項12に係る発明のサブイコライザは複数設けられ、複数のサブイコライザは第1および第2のデータ伝達線の延在方向に分散配置される。この場合は、第1および第2のデータ伝達線のイコライズをさらに高速に行なうことができる。

【0176】請求項14に係る発明では、請求項13に係る発明に、テストモード時は複数のサブイコライザのすべてを活性化させ、通常動作時は複数のサブイコライザのうちの予め選択されたサブイコライザのみを活性化させる制御回路がさらに設けられる。この場合は、通常動作時とテストモード時のイコライズ期間を等しくすることができる。

【0177】請求項15に係る発明では、請求項7から14のいずれかに係る発明に、テストモード時に活性化され、読出回路によって読出されたデータが第1の論理である場合は第1のデータ伝達線を第1の電位にし、そのデータが第2の論理である場合は第2のデータ伝達線を第1の電位にする第2の駆動回路と、第1および第2のデータ伝達線の電位に基づいて、選択されたメモリセルが正常か否かを判定する判定回路がさらに設けられ

る。この場合は、第1および第2のデータ伝達線の各々をプリチャージ電位または第1の電位にするので、テスト動作の安定化を図ることができる。

【図面の簡単な説明】

【図1】 この発明の一実施の形態によるSDRAMの 概略構成を示すブロック図である。

【図2】 図1に示したSDRAMのチップレイアウトを示すブロック図である。

【図3】 図2に示したメモリマットMM1aの構成を示す図である。

【図4】 図3に示したZ部の拡大図である。

【図5】 図4に示したメモリブロックMK2の構成を示す回路ブロック図である。

【図6】 図1~図5に示したSDRAMの連続読出動作を示すタイムチャートである。

【図7】 図1~図5に示したSDRAMの連続書込動作を示すタイムチャートである。

【図8】 図2に示したローカルコラム回路の構成を示すブロック図である。

【図9】 図8に示したセレクタ24cの構成を示す回路図である。

【図10】 図8に示したプリアンプ25cの構成を示す回路図である。

【図11】 図9に示したセレクタおよび図10に示したプリアンプの動作を示すタイムチャートである。

【図12】 図8に示したマスタラッチ回路26cおよびスレーブラッチ回路27cの構成を示す回路図である。

【図13】 図8に示したRDバッファ28cの構成を示す回路図である。

【図14】 図13に示したRDバッファ28cの動作を示すタイムチャートである。

【図15】 図8に示したMBTバッファ29cの構成を示す回路図である。

【図16】 図15に示したMBTバッファ29cの動作を示すタイムチャートである。

【図17】 図8に示したデータバスのイコライズ方法 を説明するための回路ブロック図である。

【図18】 図17に示したイコライザ111の構成を示す回路図である。

【図19】 図17に示したイコライザ112の構成を示す回路図である。

【図20】 図17~図19で示したデータバスのイコライズ方法を説明するためのタイムチャートである。

【図21】 図19に示したイコライザ112の変更例を示す回路図である。

【図22】 図1に示したIOバッファ8の構成を示す ブロック図である。

【図23】 図22に示したデータ出力回路のMBT時の動作を説明するための回路ブロック図である。

【図24】 従来のSDRAMの要部を示すブロック図である。

【図25】 図24に示したプリアンプ154cおよび CLシフタ155cの構成を示す回路ブロック図である

【図26】 図24に示した信号PAE0~PAE3の 生成方法を説明するためのブロック図である。

【図27】 図24に示したセレクタ156cの構成を示す回路図である。

【図28】 図27に示した信号RDRV4, RDRV 48, RDRV4816の生成方法を説明するための回 路図である。

、【図29】 図24に示したRDバッファ157cの構成を示す回路図である。

【図30】 図24に示したデータバスをイコライズするためのイコライザの構成を示す回路図である。

【図31】 図29に示したRDバッファおよび図30 に示したイコライザの通常の読出動作を示すタイムチャートである。

【図32】 図29に示したRDバッファおよび図30 に示したイコライザのMBT時における読出動作を示すタイムチャートである。


【符号の説明】


1 クロックバッファ、2 制御信号バッファ、3 アドレスバッファ、4モードレジスタ、5 制御回路、6 a~6 d メモリアレイ、7 a~7 d 読出/書込回路、8 IOバッファ、10 半導体基板、11a~1 1 d ロウデコーダ、12a~12 d コラムデコーダ、13a~13 d コラムプリデコーダ、14a~1 4 d ローカルコラム回路、15,16 パッド、MMメモリマット、MAメモリアレイ、Gメモリアレイグループ、MKメモリブロック、DBデータバ


ス、DBL、/DBL データバス線、GIO グロー バルIO線対、GIOL,/GIOL グローバルIO 線、LIO ローカルIO線対、BS ブロック選択ス イッチ、WL ワード線、BLP ビット線対、BL、 /BL ビット線、CSL 列選択線、SA センスア ンプ、SAC センスアンプ列、EQB, EQL, EQ G, 111~116 イコライザ、SAG アレイ選択 ゲート、CSG 列選択ゲート、21a~21d, 24 $a\sim24d$, 151a \sim 151d, 156a \sim 156 d, 158a~158d セレクタ、22a~22d. 152a~152d WDアンプ、23a~23d, 1 53a~153d ライトバッファ、25a~25d, 154a~154d プリアンプ、26a~26d, 1 69 マスタラッチ回路、27a~27d, 170 ス レーブラッチ回路、28a~28d, 157a~157 d RDNyファ、29a~29d MBTNyファ、 $31\sim38$, $51\sim55$, $71\sim80$, 109, 109a~109c, 110, 110a~110d, 161~ 165, 175, 176, 217, 218 Pチャネル MOSトランジスタ、40~44,59,90,91, 105~108, 135, 201~203 NANDY -1, 41, 42, 60 \sim 62, 65 \sim 68, 71 \sim 7 $4,92,96,100\sim104,204\sim206,2$ 11~214 インバータ、56~58,81~88, $121\sim123$, 125, $166\sim168$, $181\sim1$ 88, 191~198, 218, 219, 222~22 4 NチャネルMOSトランジスタ、63,64,6 9,70 クロックトインバータ、89,215,21 6 NORゲート、124 ダイオード、131 デー 夕出力回路、132 データ出力バッファ回路、133 データ入力バッファ回路、134 データラッチ回路、 171 PAE発生回路。


【図3】


【図18】.
















【図32】




【図13】


PDCL1>

/PDCL1>




【図14】







【図17】




【図23】



【図25】





【図24】



【図27】

【図29】





フロントページの続き

(72)発明者 原口 大

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72) 発明者 小西 康弘

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Fターム(参考) 5B024 AA01 AA03 AA07 BA07 BA09 BA15 BA23 BA29 CA07 EA04

THIS PAGE BLANK (USPTO)